EP1C6Q240C8N IC FPGA 185 I/O 240QFP

Paglalarawan

Ang mga Cyclone® device ay naglalaman ng dalawang-dimensional na row- at column-based na arkitektura upang ipatupad ang custom na logic.Ang mga magkakaugnay na hanay at hilera na may iba't ibang bilis ay nagbibigay ng mga signal na magkakaugnay sa pagitan ng mga LAB at naka-embed na mga bloke ng memorya.Ang logic array ay binubuo ng mga LAB, na may 10 LE sa bawat LAB.Ang LE ay isang maliit na yunit ng logic na nagbibigay ng mahusay na pagpapatupad ng mga function ng logic ng user.Ang mga LAB ay pinagsama-sama sa mga row at column sa buong device.Ang mga cyclone device ay nasa pagitan ng 2,910 hanggang 20,060 LEs.Ang mga bloke ng M4K RAM ay mga tunay na dual-port memory block na may 4K bits ng memory at parity (4,608 bits).Ang mga bloke na ito ay nagbibigay ng nakalaang tunay na dual-port, simpleng dual-port, o single-port memory hanggang sa 36-bits ang lapad hanggang sa 250 MHz.Ang mga bloke na ito ay pinagsama-sama sa mga column sa buong device sa pagitan ng ilang partikular na LAB.Nag-aalok ang mga cyclone device ng 60 hanggang 288 Kbits ng naka-embed na RAM.Ang bawat Cyclone device na I/O pin ay pinapakain ng isang I/O element (IOE) na matatagpuan sa mga dulo ng LAB row at column sa paligid ng periphery ng device.Sinusuportahan ng mga I/O pin ang iba't ibang single-ended at differential I/O standards, tulad ng 66- at 33-MHz, 64- at 32-bit PCI standard at ang LVDS I/O standard na hanggang 640 Mbps.Ang bawat IOE ay naglalaman ng bidirectional I/O buffer at tatlong register para sa pagrerehistro ng input, output, at output-enable na signal.Ang mga dual-purpose na DQS, DQ, at DM pin kasama ng mga delay chain (ginagamit para i-phase-align ang mga DDR signal) ay nagbibigay ng suporta sa interface sa mga external na memory device gaya ng DDR SDRAM, at FCRAM na device sa hanggang 133 MHz (266 Mbps).Nagbibigay ang mga cyclone device ng pandaigdigang network ng orasan at hanggang dalawang PLL.Ang pandaigdigang network ng orasan ay binubuo ng walong pandaigdigang linya ng orasan na nagmamaneho sa buong device.Ang pandaigdigang network ng orasan ay maaaring magbigay ng mga orasan para sa lahat ng mga mapagkukunan sa loob ng aparato, tulad ng mga IOE, LE, at mga bloke ng memorya.Ang mga pandaigdigang linya ng orasan ay maaari ding gamitin para sa mga control signal.Ang Cyclone PLLs ay nagbibigay ng pangkalahatang layunin na clocking na may clock multiplication at phase shifting pati na rin ang mga panlabas na output para sa high-speed differential I/O support.